Liste görünümüne geç
Küçük resim görünümüne geç
Eylem Seç
6 sonuç bulundu Arama sonuçlarına abone ol
000000DEFAULT_TR
Yazdır
1. 
Logic Synthesis for Genetic Diseases Modeling Disease Behavior Using Boolean Networks için kapak resmi
Logic Synthesis for Genetic Diseases Modeling Disease Behavior Using Boolean Networks
Yazar 
Lin, Pey-Chang Kent. author. Khatri, Sunil P. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
https://doi.org/10.1007/978-1-4614-9429-4
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
2. 
Analysis and Design of Resilient VLSI Circuits Mitigating Soft Errors and Process Variations için kapak resmi
Analysis and Design of Resilient VLSI Circuits Mitigating Soft Errors and Process Variations
Yazar 
Garg, Rajesh. author. Khatri, Sunil P. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/978-1-4419-0931-2
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
3. 
Hardware Acceleration of EDA Algorithms Custom ICs, FPGAs and GPUs için kapak resmi
Hardware Acceleration of EDA Algorithms Custom ICs, FPGAs and GPUs
Yazar 
Gulati, Kanupriya. author. Khatri, Sunil P. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/978-1-4419-0944-2
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
4. 
Source-Synchronous Networks-On-Chip Circuit and Architectural Interconnect Modeling için kapak resmi
Source-Synchronous Networks-On-Chip Circuit and Architectural Interconnect Modeling
Yazar 
Mandal, Ayan. author. Khatri, Sunil P. author. Mahapatra, Rabi. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
https://doi.org/10.1007/978-1-4614-9405-8
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
5. 
On and Off-Chip Crosstalk Avoidance in VLSI Design için kapak resmi
On and Off-Chip Crosstalk Avoidance in VLSI Design
Yazar 
Duan, Chunjie. author. LaMeres, Brock J. author. Khatri, Sunil P. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/978-1-4419-0947-3
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
6. 
Minimizing and Exploiting Leakage in VLSI Design için kapak resmi
Minimizing and Exploiting Leakage in VLSI Design
Yazar 
Jayakumar, Nikhil. author. Paul, Suganth. author. Garg, Rajesh. author. Gulati, Kanupriya. author. Khatri, Sunil P. author.
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/978-1-4419-0950-3
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya: