Arama Sonuçlarını Sınırlandır
Yazar
Dil
Yayın Yılı
-
Konu
Materyal Türü
Shelf Location
Kütüphane
Liste görünümüne geç
Küçük resim görünümüne geç
Eylem Seç
20 sonuç bulundu Arama sonuçlarına abone ol
00000000DEFAULT_TR
Yazdır
13. 
System Verilog for Verification A Guide to Learning the Testbench Language Features için kapak resmi
System Verilog for Verification A Guide to Learning the Testbench Language Features
Yazar 
Spear, Chris. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/978-0-387-76530-3
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
14. 
Closing the Power Gap Between ASIC & Custom Tools and Techniques for Low Power Design için kapak resmi
Closing the Power Gap Between ASIC & Custom Tools and Techniques for Low Power Design
Yazar 
Chinnery, David. author. Keutzer, Kurt. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/978-0-387-68953-1
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
15. 
Verilog and SystemVerilog Gotchas 101 Common Coding Errors and How to Avoid Them için kapak resmi
Verilog and SystemVerilog Gotchas 101 Common Coding Errors and How to Avoid Them
Yazar 
Sutherland, Stuart. author. Mills, Don. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/978-0-387-71715-9
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
16. 
SAT-Based Scalable Formal Verification Solutions için kapak resmi
SAT-Based Scalable Formal Verification Solutions
Yazar 
Ganai, Malay K. author. Gupta, Aarti. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/978-0-387-69167-1
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
17. 
Writing Testbenches using System Verilog için kapak resmi
Writing Testbenches using System Verilog
Yazar 
Bergeron, Janick. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/0-387-31275-7
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
18. 
Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation 15th International Workshop, PATMOS 2005, Leuven, Belgium, September 21-23, 2005. Proceedings için kapak resmi
Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation 15th International Workshop, PATMOS 2005, Leuven, Belgium, September 21-23, 2005. Proceedings
Yazar 
Paliouras, Vassilis. editor. Vounckx, Johan. editor. Verkest, Diederik. editor. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/11556930
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
19. 
Digital Design and Implementation with Field Programmable Devices için kapak resmi
Digital Design and Implementation with Field Programmable Devices
Yazar 
Navabi, Zainalabedin. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/b117975
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
20. 
Assertion-Based Design için kapak resmi
Assertion-Based Design
Yazar 
Foster, Harry. author. Krolnik, Adam. author. Lacey, David. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
http://dx.doi.org/10.1007/b117047
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya: