Arama Sonuçlarını Sınırlandır
Yazar
Dil
Yayın Yılı
-
Konu
Materyal Türü
Shelf Location
Kütüphane
Liste görünümüne geç
Küçük resim görünümüne geç
Eylem Seç
2 sonuç bulundu Arama sonuçlarına abone ol
00DEFAULT_TR
Yazdır
1. 
Formal Verification of Simulink/Stateflow Diagrams A Deductive Approach için kapak resmi
Formal Verification of Simulink/Stateflow Diagrams A Deductive Approach
Yazar 
Zhan, Naijun. author. Wang, Shuling. author. (orcid)0000-0002-2798-2660 Zhao, Hengjun. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
https://doi.org/10.1007/978-3-319-47016-0
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
2. 
SystemVerilog Assertions and Functional Coverage Guide to Language, Methodology and Applications için kapak resmi
SystemVerilog Assertions and Functional Coverage Guide to Language, Methodology and Applications
Yazar 
Mehta, Ashok B. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
https://doi.org/10.1007/978-3-319-30539-4
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya: