Liste görünümüne geç
Küçük resim görünümüne geç
Eylem Seç
4 sonuç bulundu Arama sonuçlarına abone ol
0000DEFAULT_TR
Yazdır
1. 
Formal Verification of Simulink/Stateflow Diagrams A Deductive Approach için kapak resmi
Formal Verification of Simulink/Stateflow Diagrams A Deductive Approach
Yazar 
Zhan, Naijun. author. Wang, Shuling. author. (orcid)0000-0002-2798-2660 Zhao, Hengjun. author. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
https://doi.org/10.1007/978-3-319-47016-0
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
2. 
Embedded Software Verification and Debugging için kapak resmi
Embedded Software Verification and Debugging
Yazar 
Lettnin, Djones. editor. Winterholer, Markus. editor. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
https://doi.org/10.1007/978-1-4614-2266-2
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
3. 
Languages, Design Methods, and Tools for Electronic System Design Selected Contributions from FDL 2013 için kapak resmi
Languages, Design Methods, and Tools for Electronic System Design Selected Contributions from FDL 2013
Yazar 
Louërat, Marie-Minerve. editor. Maehne, Torsten. editor. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
https://doi.org/10.1007/978-3-319-06317-1
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya:
4. 
FPGA Based Accelerators for Financial Applications için kapak resmi
FPGA Based Accelerators for Financial Applications
Yazar 
De Schryver, Christian. editor. SpringerLink (Online service)
Yer Numarası 
ONLINE
Elektronik Erişim 
https://doi.org/10.1007/978-3-319-15407-7
Format: 
Durum 
Çevrimiçi Kütüphane~1
Rafta:
Kopya: